

Logisim을 이용한 NOT게이트 구현하기

과 목: 디지털 논리회로 설계

담당교수: 장범진 교수님



학 과: 로봇공학과

학 번: 2023001421

이 름: 허은찬

제 출 일: 2026.10.06

1. Logisim NOT gate & Simulation



2. VHDL Code

```
1  -----
2  -- Project :
3  -- File    :
4  -- Author  :
5  -- Date    :
6  --
7  -----
8  -- Description :
9  --
10 -----
11
12 LIBRARY ieee;
13 USE ieee.std_logic_1164.all;
14
15 ENTITY not_gate IS
16     PORT(
17         a : in std_logic;
18         y : out std_logic
19     );
20 END not_gate;
21
22 -----
23 --Complete your VHDL description below
24 -----
25
26 ARCHITECTURE TypeArchitecture OF not_gate IS
27
28 BEGIN
29     y <= not a;
30 END TypeArchitecture;
31
```

3. Conclusion

Logisim에서 Questa 시뮬레이터로 NOT 게이트를 시뮬레이션하며, 그 과정에서 핀 a의 값을 바꾸면서 출력 핀 y를 관찰했습니다.

시험	입력 a	기대 출력 y	관측 출력 y	결과
1	0	1	1	일치
2	1	0	0	일치

위 시뮬레이션 사진에서 본 것과 같이 두 입력값에 따른 출력이 진리표의 기대값과 일치했습니다.

입력이 0에서 1로 바뀌면 출력이 1에서 0으로, 그 반대도 마찬가지로 바뀌었습니다. 따라서 VHDL 코드 `y <= not a`가 NOT 게이트로 올바르게 동작함을 확인했습니다.